Verifiche di automazione della progettazione elettronica ESD

La verifica della protezione dalle scariche elettrostatiche (ESD) in un progetto di circuito integrato (IC) complesso è estremamente impegnativa. I progetti all'avanguardia hanno molti domini di alimentazione e livelli di tensione per diverse parti funzionali come la radiofrequenza (RF), i blocchi digitali e ad alta tensione, rendendo il controllo ESD un compito complesso e soggetto a errori. Affidarsi esclusivamente alla verifica manuale comporta un rischio significativo di perdere difetti di progettazione, il che può essere molto costoso durante la produzione e sul campo. Di conseguenza, il controllo ESD automatizzato è altamente desiderato nel flusso di progettazione odierno. Questo articolo delinea i requisiti essenziali del flusso di verifica ESD come definito dal gruppo di lavoro sugli strumenti ESD (Electronic Design Automation (EDA) dell'ESD Association (ESDA) [1].

La Figura 1 illustra la sequenza temporale e le fasi principali per un flusso di progettazione di esempio. Il flusso di progettazione del prodotto IC (riga superiore) deve essere sincronizzato con un flusso di sviluppo e implementazione ESD (riga centrale). Quest'ultimo deve essere supportato da un flusso di controllo ESD (riga inferiore).

Figura 1: Un semplice flusso di verifica ESD mappato su un esempio di flusso di progettazione di circuiti integrati.

Le sezioni seguenti descrivono le principali fasi di sviluppo dell'IC e forniscono esempi di diversi controlli ESD rilevanti per queste fasi.

Fase di definizione del prodotto

Le specifiche prestazionali ESD solitamente seguono gli standard comunemente accettati. Tuttavia, a seconda del campo di applicazione, possono essere modificati dai team di marketing e dai clienti IC. Le specifiche di progettazione del prodotto e le prestazioni ESD richieste determinano le specifiche dei componenti ESD e delle celle ESD. Sulla base di questi requisiti funzionali, vengono definite celle ESD adatte per ciascun nodo di applicazione pin (segnale, alimentazione e terra). In genere le celle ESD sono rese accessibili al progettista in una libreria ESD dedicata.

In una situazione in cui viene utilizzata una tecnologia di semiconduttori matura con librerie ESD già sviluppate, è necessario verificare solo il posizionamento e le modifiche specifiche del prodotto dei componenti ESD esistenti e delle celle ESD. Per un nuovo prodotto IC che utilizza un nuovo processo a semiconduttore, una libreria ESD potrebbe non essere disponibile e non è possibile eseguire controlli ESD specifici a livello di cella. Tuttavia, le specifiche prestazionali della libreria ESD necessaria potrebbero ancora essere definite, insieme al cliente IC, sulla base dei dati di sviluppo della tecnologia ESD disponibili e dei dati ESD ESD di altri prodotti/tecnologie.

Sulla base dei dati di progettazione disponibili in questa fase di progettazione, è possibile eseguire i seguenti controlli ESD:

A causa della natura di questi dati, è possibile eseguire un semplice controllo della conformità ESD in base alle caratteristiche ESD delle celle ESD in un database di progettazione. Di seguito è riportato un esempio di controllo ESD EDA eseguito durante la definizione del prodotto.

Un'analisi tempestiva dell'integrità della cella I/O, del posizionamento del bus e della robustezza ESD complessiva è uno dei fattori essenziali per una progettazione di chip di successo. Un controllore della pianificazione ESD per il chip potrebbe imporre la verifica delle regole di progettazione ESD durante la pianificazione del posizionamento delle celle I/O e del bus di alimentazione. In particolare, il controllore potrebbe verificare l'esistenza di una cella/dispositivo ESD tra i pad, stimare la resistenza parassita tra il pad e la cella/dispositivo ESD e fornire una stima approssimativa della robustezza ESD del chip prevedendo la tensione del pad (Figura 2).

Figura 2: Un esempio di gruppo I/O controllato con un verificatore di planimetrie ESD. L'output dello strumento segnala l'assenza di dispositivi di protezione ESD e grandi resistenze nel percorso della corrente ESD.

Fase di architettura del chip

In questa fase di progettazione viene definito il livello funzionale/comportamentale dell'architettura del chip e vengono identificati i componenti ESD e le celle della libreria richiesti. In questa fase non è disponibile alcuna descrizione del circuito integrato o del circuito integrato a livello di layout. Analogamente alla sezione precedente, è possibile eseguire controlli a livello di cella e controlli del dispositivo protetto. I dati di progettazione disponibili sono simili a quelli descritti nella sezione precedente.

Verifiche della fase di progettazione del modulo e del circuito integrato completo